

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-148505

(43)Date of publication of application : 07.06.1996

(51)Int.Cl.

H01L 21/331

H01L 29/73

H01L 23/12

H01L 29/205

(21)Application number : 06-286785

(71)Applicant : NEC CORP

(22)Date of filing : 21.11.1994


(72)Inventor : HONJO KAZUHIKO

(54) HIGH OUTPUT MILLIMETRIC WAVE MMIC

(57)Abstract:

PURPOSE: To realize ideal earth and reduction of thermal resistance of a transistor simultaneously in a high output millimetric wave MMIC.

CONSTITUTION: A millimetric MMIC having a coplanar matching circuit is provided with a heat dissipation metal bus 10 touching an active element disposed on the surface of a semiconductor substrate 1. A part of the metal bus is connected through a heat dissipation metal via hole 3 with the rear of the semiconductor substrate. A millimetric transistor represented by a heterojunction bipolar transistor, is employed as the active element along with a semiconductor substrate thicker than 100 μ m.



LEGAL STATUS

[Date of request for examination]

21.11.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2679650

[Date of registration]

01.08.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-148505

(43) 公開日 平成8年(1996)6月7日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/331				
29/73				
23/12	3 0 1 C			

H 0 1 L 29/ 72

29/ 205

審査請求 有 請求項の数 3 O L (全 4 頁) 最終頁に続く

(21) 出願番号 特願平6-286785

(22) 出願日 平成6年(1994)11月21日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 本城 和彦

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74) 代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 高出力ミリ波MMIC

(57) 【要約】

【目的】 高出力ミリ波MMICにおいて、接地のない理想接地と、トランジスタの低熱抵抗化を同時に実現する。

【構成】 コプレーナ型整合回路を備えたミリ波帯MMICにおいて、半導体基板表面1に設けられた能動素子に接して放熱用金属バス10が設けられ、この金属バスの一部が放熱用金属パイアホール3により半導体基板裏面に接続されていることを特徴としている。能動素子としてはヘテロ接合バイポーラトランジスタなどに代表されるミリ波帯トランジスタを用い、半導体基板厚は100 μ m以上を用いる。



【特許請求の範囲】

【請求項1】コプレーナ型整合回路を備えたミリ波帯MMICにおいて、半導体基板表面に設けられた能動素子に接して放熱用金属ガスが設けられ、この金属バスの一部が放熱用金属バイアホールにより半導体基板裏面に接続されていることを特徴とする高出力ミリ波MMIC。

【請求項2】能動素子としてヘテロ接合バイポーラトランジスタが用いられていることを特徴とする請求項1記載の高出力ミリ波MMIC。

【請求項3】半導体基板が $100\mu\text{m}$ 以上の厚さの半絶縁性化合物半導体基板であることを特徴とする請求項1記載の高出力ミリ波MMIC。

【発明の詳細な説明】**【0001】**

【産業上の利用分野】本発明はミリ波帯で高出力増幅が可能となるモノリシックマイクロ波集積回路(MMIC)に関するものである。

【0002】

【従来の技術】高出力トランジスタをミリ波帯で動作させるためには放熱を良くして熱抵抗を下げるとともに、可能な限り寄生回路要素の介在を避ける必要がある。このために従来は図3で示すようなPHS(Plated Heat Sink)構造のマイクロストリップ回路が用いられていた。この構造では半絶縁性GaAs基板21の厚さ t を $30\mu\text{m}$ 程度にまで薄くし、熱抵抗を減少させ放熱を良くしている。ミリ波回路はマイクロストリップ回路により構成され、直列伝送線路22、並列スタブ24、直列伝送線路23から構成され、25は信号入力端子を構成している。マイクロストリップ線路は裏面接地電極31を接地面とする構造であるため、トランジスタの接地すべきベース電極27と裏面接地電極31の間にはバイアホール接地金属30が設けられている。このようなバイアホールを接地回路として用いると接地インダクタンスが寄生回路要素として介在してしまう。この図3を等価回路で表すと図5のようになる。図5に用いられた参照番号は図3の参照番号と同じ場所を示すものである。

【0003】

【発明が解決しようとする課題】図3で示された従来例で存在する寄生接地インダクタンス(L)はミリ波帯などの極めて高い周波数領域では大きなリアクタンス(wL)成分となる。 w は角周波数である。このリアクタンスは通常負帰還回路を構成するためトランジスタの利得を著しく低下させてしまい電力効率、出力を減少させてしまう。

【0004】このような接地インダクタンスの介在を避ける構造として、図4に示すコプレーナ型整合回路が知られている。このコプレーナ型整合回路は半絶縁性GaAs基板の表面のみに接地面38と信号線が形成されるもので、36と37は直列伝送線路、34は並列スタブ

である。トランジスタの電極構造は図2と同じである。このようなコプレーナ型整合回路ではトランジスタのベース電極27と接地面とが完全に一致するため接地インダクタンスの介在を避けることができる利点がある一方で、熱抵抗を減少させるために基板厚さ t を薄くすると通常ろう付け固定される基板裏面と表面にあるコプレーナ型回路パターンの間に容量成分が生じてしまいコプレーナ回路として動作しなくなる。すなわちコプレーナ型整合回路を使う以上は基板厚さを薄くできず、したがって熱抵抗も小さくならないという欠点があった。

【0005】本発明の目的はミリ波帯において接地寄生インダクタンスの介在を避けることと、低熱抵抗を実現することが両立できる高出力ミリ波MMICを提供することにある。

【0006】

【課題を解決するための手段】本発明の高出力ミリ波MMICは、コプレーナ型整合回路を備えたミリ波MMICにおいて、半導体基板表面に設けられた能動素子に接して放熱用金属バスが設けられ、この金属バスの一部が放熱用金属バイアホールにより半導体基板裏面に接続されているため、ミリ波帯の接地はコプレーナ型整合回路により寄生インダクタンスの介在なく行えと同時に放熱に関しては放熱用金属バスとバイアホールにより低熱抵抗が実現される。

【0007】このような本発明とヘテロ接合バイポーラトランジスタのように単位面積当りの電力密度が大きくPHS構造によっても低熱抵抗化を図ることができないトランジスタに対しても低熱抵抗化と低接地インダクタンス化を同時実現することが可能となる。

【0008】さらに $100\mu\text{m}$ 以上の半絶縁性化合物半導体基板厚さを有するMMICに対しても有効である。

【0009】

【実施例】図1は本発明の実施例の高出力ミリ波MMICで厚さ $150\mu\text{m}$ の半絶縁性GaAs基板1の表面にはコプレーナ型の信号入力端子5、直列伝送線路2、並列スタブ4、直列伝送線路3が形成されている。38はコプレーナ線路の接地面である。トランジスタの発熱部に近いベース電極に接して金属放熱バス10が設けられヒートシンクを構成する一方でこの放熱バスは放熱用バイアホール3によって熱を金属裏面に逃がす。裏面39は金属ブロックに直接ろう付け固定される。9はコレクタ電極、8はエミッタ電極である。図1の構造の等価回路を図2に示す。図2における参照番号は図1の参照番号と同じものを示している。

【0010】図1の実施例ではベース接地型のヘテロ接合バイポーラトランジスタを用いているが、接地型はエミッタ接地型であっても同様の構造とすることができる。またトランジスタの種類もヘテロ接合バイポーラトランジスタに限らず高電子移動度トランジスタ(HEMT)など電界効果トランジスタであってもよいことは言


うまでもない。また基板の厚さは $150\mu\text{m}$ に限らず $100\mu\text{m}$ 以上であれば問題はなく、 $450\mu\text{m}$ の基板厚を用いることも可能である。

【0011】

【発明の効果】本発明においては金属放熱バスをトランジスタ発熱部に近い場所に接続して設けているため、放熱バスはヒートシンクとして働き、複数の発熱部の温度不均一を吸収するばかりでなく、大型の放熱バイアホールにより熱を基板裏側に逃がす。このため基板厚が厚くてもトランジスタの熱抵抗を十分に低くすることができる。一方ミリ波帯での接地に関してはコプレーナ線路を用いるため理想的に行うことができる。これによりミリ波帯における理想接地と低熱抵抗化が本発明によって始めて両立できることになり、特に 60GHz 以上の周波数帯の高出力電力増幅においてその効果が著しい。

【図面の簡単な説明】

【図1】本発明の高出力ミリ波MMICを説明するための図。



【図2】本発明の高出力ミリ波MMICの等価回路図。

【図3】従来例の高出力ミリ波MMICを説明するための図。


【図4】従来例のコプレーナ型MMICを説明するための図。

【図5】従来例の高出力ミリ波MMICの等価回路図。


【符号の説明】

- 1, 21 半絶縁性GaAs
- 2, 3, 22, 23, 36, 37 直列伝送線路
- 3 放熱バイアホール
- 5, 25, 35 信号入力端子
- 7 ベース電極
- 8 エミッタ電極
- 9 コレクタ電極
- 10 放熱金属バス
- 30 バイアホール
- 38 接地面


【図2】




【図3】



【図5】



【図4】



フロントページの続き

(51) Int. Cl. 6

H01L 29/205

識別記号

庁内整理番号

F I

技術表示箇所